CoCoUnit: Los procesadores del futuro para la computación cognitiva

Se sigue un enfoque disruptivo mediante la investigación en arquitecturas no convencionales que mejoran drásticamente la eficiencia energética, y al mismo tiempo aportan mejoras sustanciales en el rendimiento. Estas plataformas utilizan diversos tipos de unidades especializadas para varios campos, y se hace especial énfasis en procesadores gráficos y arquitecturas inspiradas en el cerebro (por ejemplo, redes neuronales) debido a su potencial para explotar paralelismo masivo y su elevada eficiencia energética. Se proponen extensiones a las arquitecturas existentes combinadas con novedosos aceleradores y unidades funcionales. El resultado final de este proyecto es idear plataformas que proporcionen nuevas experiencias a los usuarios en las áreas de computación cognitiva e inteligencia computacional tanto en dispositivos móviles como en servidores y centros de datos.

El proyecto está aproximadamente en su ecuador. Entre los resultados más relevantes hasta el momento cabe destacar:

• El diseño de un “System-on-Chip” que incluye diversos aceleradores para el reconocimiento automático del habla en tiempo real y bajo consumo energético.
• El diseño de un acelerador para redes neuronales que incluye novedosas técnicas para reducir el consumo de energía, como son el reúso de cómputos, la poda de neuronas y conexiones, la selección dinámica de la precisión usada en los cálculos, el aumento de la localidad en los accesos a memoria, y un nuevo mecanismo para planificar la ejecución concurrente de múltiples instancias de redes neuronales recurrentes.
• Una detallada caracterización del rendimiento y consumo energético de los sistemas de computación para vehículos autónomos y la propuesta de un acelerador para optimizar uno de sus principales cuellos de botella, la localización y mapeo simultáneo (SLAM).
• El diseño de una nueva unidad para mejorar el rendimiento de las GPUs para algoritmos de grafos mediante la fusión y filtrado de los accesos a memoria.
• Nuevas microarquitecturas para procesadores gráficos de bajo consumo basadas en explotar la coherencia entre frames sucesivos para evitar cómputos y mejorar su eficiencia energética de una forma sustancial, así como nuevas organizaciones de su jerarquía de memoria para explotar mejor la localidad en los accesos.